设计注意事项

　　在选择一款符合FPGA应用需要的电源时，必须将很多因素考虑在内。成本、尺寸，以及效率，始终是电源设计过程中需要注意的因素。不过，在FPGA 应用中，某些电源轨将会有不同的要求。内核电源轨通常需要在线路、负载和温度范围内保持更加严格的精度。某些电源轨，比如说收发器，对于噪声更加敏感，并且需要将它们的输出保持在特定的噪声阀值以下。还需注意的是，某些具有共模电压的电源轨可组合在一起，并且可以用一个铁氧体磁珠进行隔离，以实现滤波或作为一个负载开关。

　　当进行符合容限要求方面的设计时，需要将全部的固定和动态运行条件考虑在内。首先，选择一款基准精度少于1%的稳压器，这为客户预留了大的设计裕量空间来处理负载瞬变等动态运行条件。

　　在设计高速收发器电源轨时还需谨慎，因为这些灵敏电源轨上的噪声会使性能下降，并且增加抖动。低压降稳压器 （LDO） 是这些电源轨的理想选择。不过，当需要更高电流时，只要输出纹波的典型值在10kHz至80MHz频率范围内保持在10mVpk-pk以下，就可以使用开关电源。专用FPGA数据表将包含与收发器需求相关的详细技术规格。

　　电源排序是FPGA电源设计时的另外一个重要方面。由于有数个电源轨为FPGA供电，下面推荐的电源序列在启动时汲取小电流，这反过来防止了对器件的损坏。图2中显示的是针对Virtex 7系列FPGA上的逻辑电路和收发器电源轨的建议加电电源序列。针对Zynq 7000系列SoC的处理器排序显示在图2中。

　　图2：针对Virtex 7 FPGA的推荐加电序列。*VCCINT and VMGTAVCC可同时加电，只要它们在VMGTAVTT之前启动，它们的加电顺序可以互换。

　　图3：建议用于Zynq 7000系列SoC的加电序列。

　　对于Xilinx 7/Zynq 7000系列器件来说，这些电源轨必须具有一个单调上升，并且必须在0.2ms至50ms的周期范围内加电，而对于Xilinx Ultrascale FPGA系列器件来说，这个周期范围在0.2ms到40ms之间。建议断电序列与加电序列的顺序相反。

　　电源解决方案

　　一旦已经估算出合适的电流电平，并且全部设计注意事项已知的话，电源设计人员可以开始器件选型。有几个选项可供选择，诸如低压降稳压器 （LDO）、开关模式电源 （SMPS） 和集成模块，它们都具有不同的优缺点。例如，由于其简单性和低输出噪声，LDO是某些较低电流FPGA电源轨的理想选择。而LDO的缺点在于，它们的效率不高，并且会在较高电流时，通过导通晶体管大量散热。它们通常适用于那些功率较低的应用，以及那些要求低噪声的应用。

　　当需要的电流值大于2安培，并且效率更为重要的话，设计人员可以选择开关模式电源 （SMPS）。这些器件在单相位配置中的效率可以达到90%以上，并且提供高达30A的电流。与LDO相比，它们的设计工作量更大，并且在较轻负载时的效率不太高，不过它们更加灵活，并且在较高电流电平时的效率较高。

　　电源模块，比如说LMZ31506易电源 （simple switcher），可以将一个DC/DC转换器、功率金属氧化物场效应晶体管 （MOSFET）、一个屏蔽电感器，和无源组件集成在一个薄型四方扁平无引线 （QFN） 封装内。由于全部组件已经集成在一个封装内，并且仅需少的外部组件，这样可以减少设计时间。

　　Webench FPGA架构设计工具

　　Webench FPGA架构设计工具（图4）是一款十分有用的工具，能够帮助电源设计人员在几分钟内构建数个FPGA电源轨。这个工具包含某些近上市的FPGA的详细电源需求。在这款工具中，你只需选择正在使用的FPGA，并且将电流调整到需要的水平上，而这款工具将形成一份综合性的设计报告。

　　图4：Webench FPGA架构设计工具。