电容去耦：利用电容去耦来降低电磁干扰，电容去耦可以分为三种：整体的、局部的和板间的。

　　整体去耦电容工作在低频状态，为整个电路板提供一个稳定的电压和电流。它应放置在紧靠印制电路板电源线和地线的地方。典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对几十MHz以上的噪声几乎不起作用。所以对于20MHz以上的噪声，采用0.01μF的电容去耦。

　　局部去耦电容使集成电路得到的供电电压比较平稳；另外还旁路掉该器件的高频噪声。

　　板间去耦电容是指电源面和接地面之间的电容，主要解决电源中产生的高频瞬变电流。电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。去耦电容的引线不能过长，一般都紧靠在集成电路电源旁边，连线要粗一些。

　　磁珠滤波：在主板上的所有信号输入端(如YPBPR接口、VGA接口)都要加入磁珠滤波。磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。它扮演高频电阻的角色，即将高频衰减掉。该器件允许直流信号通过，而滤除交流信号。

　　选择磁珠时，必须注意以下几个因素：

　　1、不需要的信号频率范围为多少；

　　2、噪声源是谁；

　　3、需要多大的噪声衰减；

　　4、环境条件是什么(温度，直流电压，结构强度)；

　　5、电路和负载阻抗是多少；

　　6、是否有空间在PCB板上放置磁珠。

　　前三条通过观察厂家提供的阻抗频率曲线就可以判断。在阻抗曲线中三条曲线都非常重要，即电阻R，感抗X和总感抗Z。如图1所示：

　　图1

　　图1：反映磁珠电阻、感抗和总感抗的阻抗曲线及等效电路拓扑

　　总阻抗通过下面的公式⑴来描述：

　　Z=(R + 2πFL)

　　通过这一曲线，选择在期望衰减噪声的频率范围内具有大阻抗而在低频和直流下信号衰减尽量小的磁珠。

　　片式磁珠在过大的直流电压下，阻抗特性会受到影响，另外，如果工作温升过高，或者外部磁场过大，磁珠的阻抗都会受到不利的影响。

　　使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的电磁干扰噪声时，使用片式磁珠是佳的选择。